华为硬件技术工程师面试机考试题及答案

一、是非题 [8x4]

1、（ ）DRAM 上电时存储单元的内容是全0，而 Flash 上电时存储单元的内容是全1。

2、（ ）眼图可以用来分析高速信号的码间干扰、抖动、噪声和衰减。

3、（ ）以太网交换机将冲突域限制在每个端口，提高了网络性能。

4、（ ）放大电路的输出信号产生非线性失真是由于电路中晶体管的非线性引起的。

5、（ ）1 的 8 位二进制补码是 0000_0001,-1的 8 位二进制补码是 1111_1111 。

6、（ ）洗衣机，电冰箱等家用电器都使用三孔插座， 是因为如果不接地， 家用电器是不能工作的。

7、（ ）十进制数据 0x5a 与 0xa5 的同或运算结果为： 0x00。

8、（ ）硅二极管的正向导通压降比锗二极管的大。

.

二、单选题 [17x4]

1、一空气平行板电容器， 两级间距为 d，充电后板间电压为 u。然后将电源断开，在平板间平行插入一厚度为 d/3 的金属板。 此时电容器原板间电压变为

A.U/3 B.2U/3 C.3U/4 D.不变

2、8086CPU 内部包括哪些单元

A.ALU,EU B.ALU,BIU C.EU,BIU D.ALU,EU,BIU

3、为了避免 50Hz 的电网电压干扰放大器，应该用那种滤波器：

A.带阻滤波器 B.带通滤波器 C.低通滤波器 D.高通滤波器

4、关于 SRAM 和 DRAM，下面说话正确的是：

A.SRAM 需要定时刷新，否则数据会丢失；

B.DRAM 使用内部电容来保存信息；

C.SRAM的集成度高于 DRAM；

D.只要不掉电， DRAM 内的数据不会丢失；

5、在 RS232串口中， 采用哪一种校验方式：

A.CRC校验 B.海明码校验 C.多种校验方式的组合 D.奇偶校验

6、对于 D 触发器来说， 为了保证可靠的采样， 数据必须在时钟信号的上升沿到来之前继续稳定一段时间，这个时间称为

A.保持时间 B.恢复时间 C.稳定时间 D.建立时间

7、本征半导体中加入（）元素可形成N 型半导体

A.五价 B.四价 C.三价 D.二价

8、模拟信号数字化的过程是

A.采样 ->量化 ->编码 B.采样 ->编码 ->量化

C.编码 ->采样 ->量化 D.量化 ->编码 ->采样

9、在 Buck 电路中，不能起到减小纹波作用的措施是

A.采用多项并联的模式；

B.开关管内置，提高电源的开关频率；

C.输出滤波电容由陶瓷电容改为容量电解电容；

D.增大输出滤波电感量。

10、图示电路中 a、 b 端的等效电阻 Rab在开关 K 打开与闭合时分别为：

A.10 Ω， 8Ω B.8 Ω， 10Ω C.10 Ω， 10Ω D.10 Ω， 16Ω

11、关于 PCI总线的描述，错误的是

A.PCI 总线是一个 16 位宽的总线；

B.PCI的地址线与数据线是复用的；

C.PCI 是一种独立于处理器的总线标准，可以支持多种处理器；

D.PCI支持即插即用功能总线宽度为 32/64 位。

12、中继器、以太网交换机、路由器分别工作在 OSI模型的哪位层次上：

A.物理层、链路层、网络层 B.物理层、网络层、链路层

C.物理层、链路层、传输层 D.链路层、链路层、网络层

13、某电路，对100KHz 以下低频信号干扰敏感，为减少干扰，应采用（）滤波器。

A.高通 B.低通 C.带阻 D.带通

14、捕捉毛刺用最佳触发方式（）进行触发

A.Width B.Edge C.Glitch D.State

15、以下哪种信号异常能用逻辑分析仪测试：

A.信号占空比超标 B.信号上升缓慢

C.6 个信号的异常组合 D.信号抖动过大

16、8421 码 10010111 表示的十进制数是：

A.98 B.151 C.97 D.227

17、晶体管能够放大的外部条件是：

A.****结反偏，集电结正偏 B.****结正偏，集电结正偏

C.****结反偏，集电结反偏 D.****结正偏，集电结反偏

答案与解析

一、是非题 [8x4]

1、（N）【解析】FLASH可保存

2、（N）

3、（Y）

4、（N）

5、（Y）

6、（N）

7、（Y）

8、（Y）

.

二、单选题 [17x4]

1、B.2U/3

【解析】

电容的大小不是由Q（带电量）或 U（电压）决定的，即：C=εS/4πkd。（ε是一个常数， S 为电容极板的正对面积， d 为电容极板的距离， k 则是静电力常量。）而常见的平行板电容器电容为 C=εS/d. （ε为极板间介质的介电常数，S为极板面积， d 为极板间的距离。）电容器的电势能计算公式：E=CU^2/2=QU/2。

2、C.EU,BIU

【解析】

80x86 从功能上分执行单元EU(Execution Unit) 和总线接口单元 BIU(Bus InteRFace Unit) ，执行单元由 8 个 16 位通用寄存器， 1 个 16 位标志寄存器， 1 个 16 位暂存寄存器， 1 个 16 位算术逻辑单元 ALU及 EU控制电路组成。总线接口单元由 4 个 16 位段寄存器（ CS,DS,SS,ES） ，1 个 16 位的指令指针寄存器， 1 个与 EU通信的内部暂存器， 1 个指令队列， 1 个计算 20 位物理地址的加法器∑及总线控制电路构成。

3、A.带阻滤波器

4、B.DRAM 使用内部电容来保存信息

【解析】

SRAM和 DRAM都是随机存储器，机器掉电后，两者的信息都将丢失。它们的最大区别就是：DRAM是用电容有无电荷来表示信息 0 和 1，为防止电容漏电而导致读取信息出错，需要周期性地给电容充电，即刷新；而 SRAM是利用触发器的两个稳态来表示信息 0 和 1， 所以不需要刷新。 另外， SRAM的存取速度比 DRAM更高，常用作高速缓冲存储器Cache。

5、D.奇偶校验

6、D.建立时间

【解析】

setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求 . 建立时间是指触发器的时钟信号上升沿到来以前数据稳定不变的时间输入信号应提前时钟上升沿 ( 如上升沿有效 )T 时间到达芯片 这 个 T 就 是 建 立 时 间 -Setup time. 如不 满 足setup time, 这个数据就不能被这一时钟打入触发器只有在下一个时钟上升沿数据才能被打入触发器保持时间是指触发器的时钟信号上升沿到来以后数据稳定不变的时间如果 hold time 不够数据同样不能被打入触发器建立时间 (Setup Time) 和保持时间 (Hold time).建立时间是指在时钟边沿前数据信号需要保持不变的时间保持时间是指时钟跳变边沿后数据。

7、本征半导体中加入（）元素可形成N 型半导体

A.五价

8、A.采样 ->量化 ->编码

9、C.输出滤波电容由陶瓷电容改为容量电解电容

10、C.10 Ω， 10Ω

11、A.PCI 总线是一个 16 位宽的总线

12、C.物理层、链路层、传输层

【解析】

物理层 : 将数据转换为可通过物理介质传送的电子信号 相当于邮局中的搬运工人

链路层 : 决定访问网络介质的方式在此层将数据分帧，并处理流控制。本层 指定拓扑结构并提供硬件寻 址。相当于邮局中的装拆箱工人

网络层 : 使用权数据路由经过大型网络 相当于邮局中的排序工人传输层 : 提供终端到终端的可靠连接 相当于公司中跑邮局的送信职员

会话层 : 允许用户使用简单易记的名称建立连接相当于公司中收寄信、写信封与拆信封的秘书

表示层 : 协商数据交换格式 相当公司中简报老板、替老板写信的助理

应用层 : 用户的应用程序和网络之间的接口老板

13、A.高通

14、C.Glitch

15、A.信号占空比超标

16、C.97

17、D.****结正偏，集电结反偏

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。